4ch同時サンプリング 14bit 500MSps　ADコンバータ

機能	高機能デジタルダウンコンバータ（DDC）機能により、必要なデータ量を低減し、FPGAでのデータ処理削減とPC転送帯域の節約が可能になり、システム設計をシンプルに保ちながら高速データ収集を実現します。 FPGAとのIFは一般的なLVDS SERDESなので、JESD204の様な専用IPは不要です。
型番と価格	HSAD500D　\255,000（税別）
ボード仕様書	sepc_HSAD500D.pdf
FPGA-IF	DDR-LVDS または SERDES （最大1Gbps) , 最大30レーン。
汎用I/Oコネクタ	FPGA-IOピン52本を2mm pt. 30ピンコネクタ2個に変換 (DF11コネクタ）
アナログ入力仕様	・差動/シングルエンド入力に対応　最大2Vpp　50Ωインピーダンス入力　 ・AC/DC結合に対応 ・抵抗値の変更により最大ゲイン12dB（最大入力500mVpp)に対応
アナログ入力コネクタ	MMCXコネクタ　シングルエンド/差動、AC/DC結合切り替え （製品出荷時、シングルエンド、AC結合）
基板サイズ、重量	110 x 110 (mm)、　65g
その他	・デジタルゲイン最大6dB ・クロックシンセサイザでサンプリング周波数の調整が可能 ・FPGAからSPI制御でADCの設定が可能 ・複数台ボードセットの同期化に対応 ※　AU-Cardの場合、AU-Card/25E1のみ対応