

Intel 社ツール"Platform Designer"を利用した Smart-USB Plus 製品用リファレンス回路

GPIF-AVALON ブリッジ回路

1. QuartusPrime の Platform Designer システム統合ツールで利用できる "GPIF-AVALON ブリッジ"とは?

GPIF-AVALON ブリッジとは、当社製 USB2.0 システムコアである「Smart-USB Plus 製品」の外部 USB インターフェース「GPIF」と、Intel 社製 FPGA 専用内部接続バス「AVALON」を相互に接続する為 のバスブリッジです。

(ここで示す GPIF とは、USB 制御 IC(以下、FX2)と FPGA 間の接続のこと(図 1 で赤表示した部分) です。)



システム開発ボード USB コントローラ FPGA 内部 **GPIF-AVALON** ブリッジ回路 AVALON MM MASTER AVALON AVALON AVALON MM SLAVE MM SLAVE MM SLAVE SPI 制御など 汎用ライブラリ メモリ制御回路 PIO 制御 スイッチや LED デジタル I/O 高速 SSRAM SPI などの 外部メモリ

従来、Platform Designer では、AVALON バス・マスタとし て Nios2 プロセッサが必須でしたが、GPIF-AVALON ブリッジ を使用することで、Nios2 の代わりに AVALON バス・ペリフ ェラルを利用することができます。例えば、SPI や I2C 通信な ど Nios2 を実装せずに、ホスト PC から USB インターフェー スにより AVALON バスに接続した SPI ライブラリを直接アク セスすることができます。この様に、製品添付の制御ソフトウ エア RefApp7 又はお客様が開発した制御アプリケーションを 使用し、ツールに用意される無償の回路ライブラリに、ホスト PC から USB 経由で直接アクセスすることが可能です。 また、GPIF-AVALON ブリッジは Nios2 とも共存できるので、 PC と Nios2 間でデータのやりとりが可能です。このため、 USB インタフェース付きのマイコンボードとして運用ができま す。

<図 2. GPIF-AVALON ブリッジのブロック図>

<図1.システムブロック図>



2. GPIF-AVALON ブリッジの目的

- ✓ Smart-USB Plus 製品ファミリの使いやすさを向上
- ✓ 各種 Smart-USB Plus 製品内でのマイグレーション性を向上
- ✓ 豊富な無償 IP の有効利用
- ✓ Nios2 がなくても、USB 付きのマイコンボード化を実現

3. 使用環境

GPIF-AVALON ブリッジ(GPIF_Master)は、以下の環境での動作を確認しています。 ただし、 Platform Designer 用コンポーネント全ての動作を保証する訳ではありません。 動作確認をしているコン ポーネントは限定的ですので注意して下さい。

対応ツールバージョン: Quartus Prime 17.0 以降 (Lite Edition でも動作します)

※Nios2 を使用しない限り、Nios2 開発ツールをインストールする必要はありません。

サンプル FPGA プロジェクト(Card-UNIV6.qar)は、CX-Card10 システム開発ボード用です。オプションボードの Card-UNIV6 と組み合わせて利用できます。以下 URL から無償ダウンロードできます。

http://www.prime-sys.co.jp/DownLoad/GPIF_Avalon/Card-UNIV6.zip

サンプルプロジェクトは Smart-USB Plus 製品ファミリで Intel FPGA 搭載製品なら、すべてのボードに適用することができますが、各ボード製品で FPGA のピン設定を実施してください。 GPIF_Master の最新版は Ver1.7 です。

4. GPIF-AVALON ブリッジの利用方法

< CX-Card10での具体例 >

ボード構成: CX-Card10 とオプションボードの Card-UNIV6 の組み合わせ。 サンプル回路: Card-UNIV6.zip 機能: Card-UNIV6 搭載のセンサ(I2C/SPI)制御、および PIO により LCD 表示する内容です。

解凍後、Card-UNIV6.qsr ファイルと GPIF_Master1_7 フォルダができます。FPGA サンプル回路は、 Quartus Prime 20.1 Lite edition(以下、QP)のプロジェクトを qsr 形式に圧縮しています。QP のツー



ルバー「Project→Restore Archived Project...」から、qsr を選択して解凍します。その後、プロジェクトフォルダ下にある¥CY10 フォルダに GPIF_Master1_7 フォルダを移動してください。

QP で "Start Analysis & Synthesis"を実行すると、Project Navigator 欄にデザインァイルの階層構成 が表示されます。 PD の起動は、QP のツールバー"Tools"から"Platform Designer"を選択します。次に PD プロジェクトを選択する画面になるので、ここで"QSYS_top.qsys"を選択し、PD を起動します。 ※ここでエラーが発生した場合、GPIF_Master1_7 フォルダがプロジェクトのルートディレクトリにありません。qsr 解凍後にできた¥CY10 フォルダに正しく移動してください。

図 3 に示す System Contents 画面では、"Component Library"欄に示されるコンポーネントを追加することで、Avalon バスペリフェラルを追加できます。



<図 3. PD オープニング画面>

【Avalon バスペリフェラルの追加】

図 3 に示すシステムに、PIO コンポーネントを利用し、ハードウエア・レジスタを追加する場合の例を示します。

サンプル回路では、Avalon バスマスタである"GPIF_Master_0" コンポーネントのベースアドレスを" 0x00000000"に設定しています。各 PIO ペリフェラルのベースアドレスは、以下の表 1 の通りです。



コンポーネント名	ベースアドレス (Hex)	備考	RefApp7 のレジスタ操作タブから 制御できるレジスタ番号(Dec)
led (LED)	0×00000010	16bit 幅設定 (出力)	4
seg (7 セグメント)	0×00000020	32bit 幅設定 (出力)	8
i2c_0 (I2C マスタ)	0x00000040		16
spi_0 (SPI マスタ)	0×000000A0	16bit 3 wire, 2MHz	40

<表1. メモリマップ>

このサンプル回路に 16bit 幅のレジスタを 1 個(出力専用)追加し、Card-UNIV6 の LCD 制御をします。 PD "Component Library"欄の Library→Processors and Peripherals→Peripherals→PIO(Parallel I/O)

ock Diagram	1
ihow sionals	T Basic Settings
	Therefore a second seco
pio_0	Bidr
	Cinput
and and a	C HOUE
n paset	(Output
avaion	Output Port Reset Value: 0x000000000000000
econtal	Output Register
ators_avaits_or	Enable individual bit setting/clearing
	* Edge capture register
	Synchronously capture
	Edge Type: RSING +
	Lastie bi-dearing for edge pacture register
	The second s
	* Interrupt
	R0 Ture
	and the life of th
	Edge Interrupt CPU when any unmaster are print a type to be register is logic true. Available when synchronous capture is enabled
	Test bench wiring
	T Hardwire PD inputs in test bench
	Drive inputs to: [0x000000000000000
	1

を選択し Add ボタンを押してください。

PIO コンポーネンツの設定画面は左図の通りです。 Basic Settings 欄で、設定したいレジスタビット幅を指定します。 この場合は 16 です。 LCD 制御は出力だけなので Output を選択 します。

<図 4. PIO 設定画面>



								Prime S	Systems, Inc
💾 IP Catalog 🛛 🗕 🗗 🗖	Add	ress Maj	p 🖾 Inter	connect Requirements 🛛 🖇	🔚 System Contents 🛛				
		Z	🗮 System	:QSYS_top Path:pio_0					
Basic Functions	+	Use	Connections	Name	Description	Export	Clock	Base	End
DSP	🍓			E olk	Clack Source				
Interface Protocols	X		Þ	ckin	Glock Input	clk	exported		
E-Low Power			D	olk in recet	Reset Input	recet	CAP CITCO C		
Memory Interfaces and Controllers	🖬			alk	Cleak Output	Daublanaliak ta avaart			
Processors and Peripherals	X		ſ		Baset Output	Double-click to export	CIK		
B Co-Processors			1		OPTE AVAION D.1	Double-click to export			
Embedded Processors			11 .	E GPIF_Master_0	GPIF - AVALON Bridge.				
Hard Processor Components	Ľ			clock_reset	Clock Input	Double-click to export	clk		
# Hard Processor Systems	≖			clock_reset_reset	Reset Input	Double-click to export	[clock_reset]		
H-Inter-Process Communication			00	conduit_end	Conduit	gpif_master_0_conduit	·		
E-Peripherals				avalon_master	Avalon Memory Mapped Master	Double-click to export	[clock_reset]		
 Avalori LOD 10207 Intel FFGA IF T2C Slave Te Avalan MM Master Dridge Intel EDCA ID 	11			🖂 led	PIO (Parallel I/O) Intel FPGA IP				
Istanual Timar Istal EDGA ID	11		\bullet	clk	Clock Input	Double-click to export	clk		
Interval Timer Interface IP			$ \downarrow \downarrow \rightarrow$	reset	Reset Input	Double-click to export	[clk]		
Modular ADC core Intel EPGA IP	11		$ + \rightarrow$	s1	Avaion Memory Mapped Slave	Double-click to export	[clk]	0x0000_0010	0×0000_001f
 Modular Dual ADC core Intel FPGA IP 			0	external_connection	Conduit	led_external_connection			
PIO (Parallel I/O) Intel FPGA IP	11			🖃 seg	PIO (Parallel I/O) Intel FPGA IP				
Pixel Converter (BGR0> BGR) Intel FPGA IP	11		\downarrow	clk	Clock Input	Double-click to export	clk		
 SPI Slave to Avalon Master Bridge Intel FPGA IP 			$ \downarrow \rightarrow$	reset	Reset Input	Double-click to export	[clk]		
- • Vectored Interrupt Controller	11		$ \downarrow \rightarrow$	s1	Avalon Memory Mapped Slave	Double-click to export	[clk]	● 0×0000 0020	0×0000 002f
 Video Sync Generator Intel FPGA IP 			0	external connection	Conduit	seg external connection	1		
Qsys Interconnect					Avalon I2G (Master) Intel EPGA IP	oog_oxtornal_oonnootion			
Tri-State Components	11			clock	Clock Input	Double-click to export	alk		
⊞-University Program ✓				report oink	Report Input	Double-click to export	[alaok]		
	11			interment ender	Tutanuat Caudau	Double-click to export	[clock]		
New Edit + Add	11		$ \downarrow $	interrupt_sender	Interrupt Sender	Double-click to export	LCIUCKJ	0.0000 0040	0 0000 0074
				CSF	Avaion Memory Mapped Slave	Double-click to export	ICIOCK]	0x0000_0040	0X0000_0071
🕴 Hierarchy 💥 Device Family 💥 🚽 🗖	1	_	Y~	i2c_serial	Conduit	12c_U_12c_serial			
				⊟ spi_0	SPI (3 Wire Serial) Intel FPGA IP				
USYS_top [QSYS_top.qsys*]			\bullet	clk	Clock Input	Double-click to export	clk		
elk 🖬 🖿 clk	11		\bullet	reset	Reset Input	Double-click to export	[clk]		
prif_master_U_conduit_end			$\bullet \rightarrow$	spi_control_port	Avalon Memory Mapped Slave	Double-click to export	[clk]	= 0x0000_00a0	0×0000_00bf
al ■ i2c_0_i2c_serial				irq	Interrupt Sender	Double-click to export	[clk]		
eret				external	Conduit	spi_0_external			
sec external connection				🖬 pio_0	PIO (Parallel I/O) Intel FPGA IP				
🕨 🖿 spi 0 external				clk	Clock Input	Double-click to export	unconnecte	c	
GPIF Master 0	11			reset	Reset Input	Double-click to export	[clk]		
e ck				sl	Avalon Memory Mapped Slave	Double-click to export	[clk]	e	
⊕ □ = i2c_0				external_connection	Conduit	Double-click to export			
🚊 🗣 led		<							
🖶 🖿 clk		al de							
external_connection		ile whi	🔻 🛒 Cur	rent filter:					
🗈 🖿 reset	X=		~						
	0=	message	S 22						
		e .	Path	Message					
E E Seg			0.0						
	1120		2 Errors						
E external_connection	0	3	QSYS_top.p	io_0 pio_0.clk must be cor	nected to a clock output				
	E	3	QSYS_top.p	io_0 pio_0.reset must be a	connected to a reset source				
				-					

<図 5. PIO を1個追加した初期画面>

図 5 では GPIF_Master との接続やクロック、リセット系配線を行っていません。 各 PIO コンポーネントの"Clock Input", "Reset Input", "Avalon Memory Mapped Slave" 3 カ所のポートにある、Connection欄の白丸をクリックして黒丸にします。これで追加した PIO が Avalon バスに接続されたことになります。

次に、追加した PIO の名称を lcd に変更し、external_connection ポートの Export 欄をダブルクリックします。この信号が Avalon バスシステムと外部回路を接続するための信号名称になります。この例では、自動的に lcd_external_connection_export という信号名になります。この時点では Avalon バスシステムが完成していないので、PD ツール上にはエラー表示が発生しています。

最後に、追加した PIO のベースアドレスを "0x00000080"(PIO_0 出力専用) に設定します。

※LCD 制御には、コマンド/データ種別信号 RS、イネーブル信号 E、データ信号 DB[7:0] の 10bit だけ使
 用します。QP トップファイルの配線では、lcd_external_connection [9:0]だけ FPGA ピンに接続します。



		System:	: QSYS_top Path: lcd.s1					
+	Use	Connections	Name	Description	Export	Clock	Base	End
5	\checkmark		🗆 olk	Clock Source				
\times		D-	clk_in	Clock Input	clk	exported		
5		D-	clk_in_reset	Reset Input	reset			
			clk	Clock Output	Double-click to export	clk		
			clk_reset	Reset Output	Double-click to export			
	\checkmark		GPIF_Master_0	GPIF - AVALON Bridge.				
-		♦	clock_reset	Clock Input	Double-click to export	clk		
T			clock_reset_reset	Reset Input	Double-click to export	[clock_reset]		
			conduit_end	Conduit	gpif_master_0_conduit			
			avalon_master	Avalon Memory Mapped Master	Double-click to export	[clock_reset]		
	\checkmark		🗆 led	PIO (Parallel I/O) Intel FPGA IP				
		♦ →	clk	Clock Input	Double-click to export	clk		
		♦ ┨ →	reset	Reset Input	Double-click to export	[clk]		
		$ \downarrow \rightarrow$	s1	Avalon Memory Mapped Slave	Double-click to export	[clk]	■ 0x0000_0010	0×0000_001f
			external_connection	Conduit	led_external_connection			
	\checkmark		🗆 seg	PIO (Parallel I/O) Intel FPGA IP				
		♦ → 	clk	Clock Input	Double-click to export	clk		
		♦ ┨	reset	Reset Input	Double-click to export	[clk]		
			s1	Avalon Memory Mapped Slave	Double-click to export	[clk]	● 0×0000_0020	0×0000_002f
			external_connection	Conduit	seg_external_connection			
	\checkmark		⊟ i2c_0	Avalon I2C (Master) Intel FPGA IP				
		♦] → 	clock	Clock Input	Double-click to export	clk		
			reset_sink	Reset Input	Double-click to export	[clock]		
			interrupt_sender	Interrupt Sender	Double-click to export	[clock]		
			csr	Avalon Memory Mapped Slave	Double-click to export	[clock]		0×0000_007f
		<u></u> ~~~	i2c_serial	Conduit	i2c_0_i2c_serial			
	\checkmark		⊟ lcd	PIO (Parallel I/O) Intel FPGA IP				
		♦ → 	clk	Clock Input	Double-click to export	clk		
		• • • •	reset	Reset Input	Double-click to export	[clk]		
			sl	Avalon Memory Mapped Slave	Double-click to export	[clk]	le 0x0000_0080 e	0×0000_008f
	_		external_connection	Conduit	Icd_external_connection			
	\leq		⊟ spi_0	SPI (3 Wire Serial) Intel FPGA IP				
		\bullet	clk	Clock Input	Double-click to export	clk		
		\bullet	reset	Reset Input	Double-click to export			
		$\bullet \rightarrow$	spi_control_port	Avalon Memory Mapped Slave	Double-click to export	[clk]	0x0000_00a0	0×0000_00bf
			irq	Interrupt Sender	Double-click to export	[cik]		
		~~	external	Conduit	spi_0_external			

<図 6. PD 設定作業の完了>

コンポーネント名	ベースアドレス (Hex)	備考	RefApp7 のレジスタ操作タブから 制御できるレジスタ番号(Dec)
led (LED)	0x00000010	16bit 幅設定 (出力)	4
seg (7 セグメント)	0x00000020	32bit 幅設定 (出力)	8
i2c_0 (I2C マスタ)	0x00000040		16
lcd (LCD 表示)	0x0000080	16bit (出力)	32
spi_0 (SPI マスタ)	0x000000A0	16bit 3 wire, 2MHz	40

<表 2. PIO を追加して完成したシステムの最終アドレスマップ>

Smart-USB Plus 製品ファミリ用アプリケーション・ノート SUA019 Ver1.0



【Avalon システムの生成】

PD の System Contents 画面でシステム構成が完了したら、Generation 画面に移動し、出力ファイルの フォルダを確認後、「Generate」ボタンをクリックしてください。エラーがなければ PD での作業は完了 です。

以上で、PD を利用した Avalon システム設計が完了し、Avalon バスモジュールが完成しました。 Avalon バスモジュールは、QP プロジェクトフォルダの ¥QSYS_top¥sysntehis¥QSYS_top.v です。

【Avalon システムモジュールをインスタンシエイト】

PD ツールバーの「Generate→Show Instantiation Template...」を選択し、その内容をトップモジュー ルの Card-UNIV6_lcd.v に、記述してください。追加した PIO ポート分を修正します。

QSYS_top u0 (
.clk_clk	(pll_clk),
.led_external_connection_export	(led_wire),
.reset_reset_n	(rstn),
.seg_external_connection_export	(seg_wire),
.gpif_master_0_conduit_end_fd	(fd),
.gpif_master_0_conduit_end_ctl	({ 1'b0, 1'b0, rgdtn, cmdn, wrn, rdn }),
.gpif_master_0_conduit_end_rdy	(rdy_wire),
.lcd_external_connection	(lcd_wire),
.i2c_0_i2c_serial_sda_in	(sda_wire),
.i2c_0_i2c_serial_scl_in	(scl_wire),
.i2c_0_i2c_serial_sda_oe	(sda_oe),
.i2c_0_i2c_serial_scl_oe	(scl_oe),
.spi_0_external_MISO	(bme_sdo),
.spi_0_external_MOSI	(bme_sdi),
$.spi_0_external_SCLK$	(bme_sck),
.spi_0_external_SS_n	(bme_csn)
);	

<図 7. Q2 プロジェクト トップモジュール Card-UNIV6_lcd.v での追加箇所>

図7で、赤字で記述した部分が追加した PIO レジスタ部分です。

【QP コンパイル】

QP プロジェクトのトップファイル Card-UNIV6_lcd.v で PD モジュールを記述後は、FPGA のピンアサイン を行い、QP コンパイルを実行してください。サンプル回路では FPGA ピンアサインを実施済みです。ピンを 追加した場合は、適宜ピンアサインを行ってください。



5. ホスト PC からの制御方法

ホスト PC のボード制御アプリケーション (例えば RefApp7.exe)から、作成した Avalon バスシステム にアクセスすることができます。 ただし、PD ツール上で設定したベースアドレスが間違っていると、ボ ード制御アプリケーションからレジスタアクセスしてもボードは動作しません。ここでは、RefApp7.exe のレジスタアクセスにより、I2C、SPI、LCD 制御を行います。

PD ツールを利用して、バスマスタに GPIF-AVALON ブリッジを使用した場合、PC 上の制御アプリケーションでは、次のように設定して制御できます。

5.1 レジスタアクセス

レジスタ番号と AVALON バス上のアドレスは、下表の通り「レジスタベースアドレス(hex)」+「レジ スタ番号(hex)x 4」で示します。

レジスタ No. (dec)	AVALON バス上のアドレス (hex)
レジスタ0	レジスタベースアドレス+0x00
レジスタ1	レジスタベースアドレス+0x04
レジスタ2	レジスタベースアドレス+0x08
レジスタ3	レジスタベースアドレス+0x0C
レジスタ 4	レジスタベースアドレス+0x10
レジスタ 8	レジスタベースアドレス+0x20
レジスタ 40	レジスタベースアドレス+0xA0

<表 3. RefApp7 でのレジスタ No.と Avalon バスのベースドレスとの関連>

※ レジスタベースアドレスは、コンポーネントの登録で設定した値です。

5.2 レジスタ長

8/16/32 ビット・アクセスのみ可能です。GPIF_Master は 32 ビットのデータ幅固定ですので、常に 32 ビットアクセスを行ってください。



ただし、ペリフェラル側で 8/16bit のデータ幅しか無い場合には 32 ビットアクセスではなく、ペリフェ ラル側のデータ幅に合わせても問題ありません。

5.3 I2C制御

使用するモジュール名: Avalon I2C(Master) Intel FPGA IP 制御対象センサ: Card-UNIV6 搭載の照度センサ "APDS-9306" スレーブアドレス 0x52

この I2C モジュールのベースアドレスは 0x40 です。I2C モジュール内のメモリマップと RefApp7 から 制御するレジスタ No.の対応は以下の通りです。

RefApp7	I2C モジュール内	中
レジスタ No.	レジスタ No.	的 台
16	0	TRF_CMD: データ通信はこのレジスタを使用
17	1	I2C スレーブからの受信データ
18	2	コントロールレジスタ(未使用)
19	3	インタラプトステータスイネーブルレジスタ(未使用)
20	4	インタラプトステータスレジスタ(未使用)
21	5	ステータスレジスタ(未使用)
22	6	TRF_CMD FIFO レベル確認(未使用)
23	7	受信データ FIFO レベル確認(未使用)
24	8	SCL Low 信号設定(20.8ns x 設定値)
25	9	SCL High 信号設定(20.8ns x 設定値)
26	А	SDA ホールド時間設定(20.8ns x 設定値)

<表 4. RefApp7 でのレジスタ No.と I2C モジュール内レジスタ対応表>

I2C で制御する前に、SCL のレートを設定します。この場合、Reg24 と Reg25 に同じ値"0xF0"を WR します。この結果、SCL は約 100KHz の周波数になります。Reg26 に"0xF"を WR すると、SCL 立ち下がりエッジに対して 330ns の SDA データホールド時間を確保できます。

サンプルプロジェクトでは RefApp7 の「TCL スクリプト」タブで利用できるスクリプトファイル "CardUniv6_I2C.tcl"を用意しています。以下に設定の内容を示します。

I2C モジュールの初期設定手順:

- 1. Reg18 = 0x00 (コアディセーブル、I2C バス速度 100KHz)
- 2. Reg24 = 0xF0 (SCL Low 時間設定 4992ns)
- 3. Reg25 = 0xF0 (SCL High 時間設定 4992ns)
- 4. Reg26 = 0x0F(SDA データホールド時間 312ns)
- 5. Reg18 = 0x01 (コアイネーブル)



初期設定後、I2C スレーブデバイス(照度センサ)に対してコマンドやデータ RD アクセスができます。

照度センサは以下のフォーマットでアクセスできます。青セルがマスタ出力です。

センサの設定(WR):

S	SlaveAddr.(7bit)		А	RegNo.(8bit)	А	設定データ(8bit)	Α.	Р	
Reg16 = 0x2A4 (スタートビット、スレーブアドレス 0x52、WR)									
Reg	Reg16 = 0x0□□ (□□:センサのレジスタアドレス)								
Reg	16 = 0x1∆∆	(ストッ	プビ	ット、△△:設定	デー	タ)			

センサデータの読み取り(RD):

S	SlaveAddr.(7t	oit)	0 A	RegNo.(8bit)	Α	S	SlaveAddr.(7bit)	1	А	データ	Ν	Р	
Reg	16 = 0x2A4	(スタ	'	ビット、スレーブス	アドレ	バ	0x52、WR)						
Reg	16 = 0x0□□	(□□]:セ	ンサのレジスタア	ドレン	ス)							
Reg	16 = 0x2A5	(スタ	'	ビット、スレーブス	アドレ	ルス	0x52、RD)						
Reg	$16 = 0 \times 100$	(スト	ップt	ニット)									
Reg	17 = 0x00	(セン	゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚	う読み出した 8bit	デー	タ)							

スクリプトファイル"CardUniv6_I2C.tcl"では、照度センサから読み出した 16bit データを 10 進数に変換し、そのデータを 7 セグに書き出すと同時に、読み出したデータが"20000"以上になるまでデータを 更新し続けます。

※ センサにスマホのフラッシュライトを近づけると値が 20000 を超えて、読み出し動作を停止します。

I2C アクセス方法の詳細は、インテル社資料<u>"Embedded Peripherals IP User Guide"</u>を参照してください。

5.4 SPI 制御

使用するモジュール名: SPI (3 Wire Serial) Intel FPGA IP

制御対象センサ: Card-UNIV6 搭載の温湿度・気圧センサ "BME280"

※このセンサは I2C でも制御できます

モジュールの設定は、Master、データ長 16bit MSB ファースト、2MHz クロック、セレクト信号 1 本で す。

この SPI モジュールのベースアドレスは 0xA0 です。SPI モジュール内のメモリマップと RefApp7 から 制御するレジスタ No.の対応は以下の通りです。

10 / 13



RefApp7 レジスタ No.	SPI モジュール内 レジスタ	内容		
40	0 (R only)	Rx データ (8bit)		
41	1 (W only)	Tx データ(アドレス 8bit、データ 8bit)		
42	2 (R/W)	ステータス(今回未使用)		
43	3 (R/W)	制御レジスタ		
44	4	未使用		
45	5 (R/W)	スレーブ選択(センサが1つなので今回未使用)		
46	6 (R/W)	送信ワード数設定(今回未使用)		

<表 5. RefApp7 でのレジスタ No.と SPI モジュール内レジスタ対応表

サンプルプロジェクトでは RefApp7 の「TCL スクリプト」タブで利用できるスクリプトファイル "CardUniv6_BME280.tcl"を用意しています。以下に設定の内容を示します。

BM280の ID を読み取る

- Reg43 = 0x0400 WR (CSn 信号イネーブル)
- Reg41 = 0xD000 WR (レジスタアドレス 0xD0)
- Reg43 = 0x0000 WR (CSn 信号ディセーブル)
- Reg40 RD (ID=0x60 を読み出し)

Reg43[10]ビットにより、CSn を制御し、Reg41 で BME280 レジスタを指定し、アクセスします。 読み出したデータは Reg40[7:0]により得られます。

BME280 には補正用データがレジスタ 0xE1~0xF0、0x88~0xA1 に格納されています。それぞれ読み出して計算できます。

5.5 LCD 制御

使用するモジュール名: PIO (Parallel I/O) Intel FPGA IP 制御対象センサ: Card-UNIV6 搭載の 16x2 キャラクタ LCD(HD44780 コンパチブル)

この PIO モジュールは 16bit 出力設定です。使用する信号は R/S(コマンド/データ種別), E(イネー ブル), DB[7:0](データ) の 10 本です。LCD のデータを読み出すことはできません。LCD に書き込み 設定するだけのインタフェースです。

ベースアドレスは 0x80 なので、RefApp7 からは Reg32 を制御します。



RegNo.32(16bit)	9	7:0			
信号名	R/S	E	DB[7:0]		
内容	コマンド/データ種別	イネーブル	データ		

<表6. Reg32 ビット対応表>

サンプルプロジェクトでは RefApp7 の「TCL スクリプト」タブで利用できるスクリプトファイル "CardUniv6_lcd.tcl"を用意しています。このファイルを実行すると、LCD に



と表示します。以下に設定の内容を示します。

LCD の初期設定(コマンド):

Function set レジスタ 2回設定

Reg32 = 0x0138

Reg32 = 0x0038 (E信号の立ち下がりでデータをラッチ)

Reg32 = 0x0000

Reg32 = 0x0138

Reg32 = 0x0038 (E信号の立ち下がりでデータをラッチ)

Display on/off 設定

 $Reg32 = 0 \times 010F$

Reg32 = 0x000F (E信号の立ち下がりでデータをラッチ)

Clear display 設定

Reg32 = 0x0101

Reg32 = 0x0001 (E信号の立ち下がりでデータをラッチ)

Entry mode 設定

Reg32 = 0x0106

Reg32 = 0x0006 (E信号の立ち下がりでデータをラッチ)

ここまでの設定で LCD の式設定が完了します。

文字を設定するには、以下のレジスタ設定で1文字表示ができます。

文字"S"を表示

Reg32 = 0x0353

Reg32 = 0x0253

続けて文字設定すれば、LCDの1行目先頭から順番に16文字まで表示します。

17 文字以降、表示位置を明示します。改行して 2 行目先頭から文字表示を行うために以下の設定をします。

Reg32 = 0x01C0

Reg32 = 0x00C0



6. 付録

このアプリケーションノートで実現した FPGA 回路の規模は、ロジックエレメント 1,360 個(全体の 9%)、内蔵メモリ 98,376bit(全体の 19%、M9K ブロック 12 個)です。

内蔵メモリは、GPIF_Master モジュールで M9K メモリブロックを 12 個消費します。その他 I2C モジュールで 2 個消 費します。